Altera Quartus II v5.0 英文光碟正式版 (可編程邏輯設計)(2CD) 破解說明: 破解檔在crack資料夾內。 軟體簡介: AlteraQuartusIIv5.0英文光碟正式版(可編程邏輯設計)(2CD) 相關網址: http://www.altera.com/ 內容說明: QuartusII軟體5.0在高密度FPGA設計上具有性能和效率領先優勢。此版本首次展示了 業內編譯增強技術以及多種新的高密度設計高效特性。做為對其軟體技術領先地位的認 可,《FPGA雜誌》最近授予QuartusII軟體「FPGA供應商工具類讀者/客戶最滿意」獎。 QuartusII軟體5.0的新特性和增強功能包括: 編譯和時序逼近的增強特性。 編譯增強特性縮短近70%編譯時間: 編譯增強特性使設計人員能夠根據綜合和適配的需要,將設計劃分為物理和邏輯分區,在 特定設計分區上實施物理綜合等高級優化技術,保持其他模組性能不變,從而提高時序逼 近效率。SignalTap?II嵌入式邏輯分析儀也可以採用該技術加速實現驗證迭代。 時序估算迅速提高時序性能: QuartusII軟體為高密度設計提供時序估算和關鍵時序通路識別功能,比運行完整的編譯 快出近45倍,快速實現時序、位置分配以及設計迭代。 SOPCBuilder——提高設計效率/贏取開發套件: 瞭解SOPCBuilder對外部處理器的支援——贏取Stratix?II開發套件 QuartusII軟體所包含的SOPCBuilder是第一款功能自動完成系統構建和集成過程的工具。 其新增特性極大的縮短了開發時間: 採用Altera?PCIMegaCore?輕鬆實現與外部處理器的介面;採用元件編輯器輕鬆構建與 德州儀器DSP處理器(按照其外部存儲器介面(EMIF)標準)或者其他外部處理器的介面。 支援多處理器系統中處理器間的通信和資源安全共用。 I/O引腳分配和確認。 新的引腳規劃器特性: (PDF) 此特性簡化了高密度和大引腳數量設計的引腳分配和確認過程。 HardCopyII結構化ASIC: HardCopyII移植支援–此版本支援StratixII設計到HardCopyII結構化ASIC設計 的移植,包括新的HardCopyII平面佈置視圖和HardCopyIIAdvisor功能等。 OS支援: 增加了對64位RedHatEnterpriseLinux3.0和64位Solaris作業系統的支援 QuartusII軟體5.0技術資源更新 QuartusII手冊簡介(4.2版,第一次修訂) (PDF) QuartusII手冊簡介(英文版) (PDF) QuartusII手冊 QuartusII軟體功能使用的詳細資訊。 QuartusII軟體在線演示 QuartusII軟體功能和設計方法的短片演示。 QuartusII軟體增加的器件支援 此版本增加了對CycloneIIEP2C35、MAXIIEPM570和EPM2210以及StratixIIEP2S60器件 的編程支援。QuartusII軟體現在支援以下器件系列: StratixIIFPGA StratixFPGA StratixGXFPGA CycloneTMIIFPGA CycloneFPGA HardCopy結構化ASIC MAX?IICPLD APEX?IIFPGA APEX20KFPGA ExcaliburFPGA MercuryFPGA FLEX10KE,FLEX10K,FLEX10KAFPGA ACEX1KFPGA MAX7000B,MAX7000AE,MAX7000S&MAX3000ACPLD QuartusIIsoftwareversion5.0enablesthehighestlevelsofproductivityand thefastestpathtodesigncompletionforhigh-densityFPGAdesign.Dramatically improveyourproductivitycomparedtotraditionalhigh-densityFPGAdesignflows. Takeadvantageofthefollowingproductivityenhancingfeaturestoday: -Incrementalcompilationreducesdesigniterationtimesupto70%andisanFPGA industryfirst.IncludesincrementalcompilationsupportfortheSignalTap?II embeddedlogicanalyzerin-systemverificationtool. -SOPCBuilderautomaticallybuildssystemsinminutes. -Fasttimingestimatefeaturegeneratestimingestimatesforhigh-densitydesigns inminutes. -Push-buttonphysicalsynthesistechnologyandtheautomatedDesignSpaceExplorer simplifydesignoptimization. -Extensivecross-probingsupportbetweentoolshelpsidentifyandcorrectdesign issues. -NewpinplannerfeatureenableseasyI/Opinassignmentplanning,assignment,and validation. -Completecommand-lineandtoolcommandlanguage(Tcl)scriptinginterfacesgive youadvancedscriptingcapabilities. TechnologyLeadership QuartusIIsoftwarecontinuesitstraditionoftechnologyleadershipinthefollowing areas: -Performance -DesignFlowMethodology -Incrementalcompilation -StructuredASICdesignflow:targetFPGAsorstructuredASICsusingthesame low-costsoftwareandsameIP -Completecommand-lineandTclscriptinginterfaces Supportforleadingthird-partyEDAtools -IPIntegrationTechnology -SOPCBuilderintegrationandsystemgenerationtool -Nios?IIembeddedprocessor -Extensivelibraryofoff-the-shelfIPcores -DSPBuildersoftware -Place-and-routetechnology -Timingclosuretechnology -Verificationsolutions -Advancedmulti-clocktiminganalysiscapabilities -PowerPlaypoweranalysis -Capabilitytoupdatememoryandconstantsin-systemwithoutreconfiguringthedevice -Chipeditor -SignalTapIIembeddedlogicanalyzer -IntegrationwithallleadingthirdpartyEDAverificationtoolsandmethodologies